CR6850D新型低成本绿色节能 PWM 控制器
主要特点
低成本、极少的外围元件
PWM&PFM&CRM (周期复位模式)控制
低启动电流 (约8µA)
低工作电流 (约2mA)
电流模式控制
欠压锁定(UVLO)
内置同步斜坡补偿
PWM频率外部可调
轻载工作无音频噪音
内置前沿消隐
在输入90V~264V的宽电压下可实现恒 定最大输出功率
周期电流限制
GATE引脚驱动输出高电平钳位16.8V
VDD引脚过压保护25.5V
SOT-23-6L、SOP-8L、DIP-8L无铅封装
应用
AC/DC电源适配器
电池充电器
开放式电源
384X 代替
概述
CR6850D 是一款高集成度，低功耗的电 流模 PWM 控制芯片，该芯片适用于离线式 AC-DC 反激拓扑的小功率电源模块。芯片可 以通过外接电阻改变工作频率；在轻载和无负 载情况下自动进入 PFM 和 CRM，这样可以 有效减小电源模块的待机功耗，达到绿色节能 的目的。CR6850D 具有很低的启动电流，因 此可以采用一个 2 兆欧姆的启动电阻。为了提 高系统的稳定性，防止次谐波振荡，CR6850D 内置了同步斜坡补偿电路；而动态峰值限制电路减小了在宽电压输入(90V~264V)时最大输 出功率的变化；内置的前沿消隐电路可以消除 开关管每次开启产生的干扰。CR6850D 内置 了多种保护功能：过压保护 、逐周期峰值电 流限制、欠压锁定（可以用它实现短路和过流 保护）以及输出驱动的高电平钳位在 16.8V 以下。而驱动输出采用的图腾柱和软驱动有效 降 低 了 开 关 噪 声 。 CR6850D 提 供 SOT-23-6L，SOP-8L 和 DIP-8L 无铅封装。
引脚描述
|
名称 |
描述 |
|
GND |
芯片地 |
|
FB |
输出电压反馈输入脚(和UC384X的COMP脚相似) |
|
RI |
用来调节PWM开关频率。通过改变该脚和地之间的电阻实现 |
SEN |
原边电流检测脚，通过检测SEN电阻上的电压检测流过功率管的电流大小，
通过该脚可以调节最大输出功率 |
|
VDD |
芯片供电电源 |
|
GATE |
图腾柱输出驱动外围功率管 |
极限参数
|
符号 |
参数 |
值 |
单位 |
|
VDD |
工作电压 |
40 |
V |
|
IOVP |
VDD过电压时最大输入电流 |
20 |
mA |
|
VFB |
FB引脚工作电压 |
-0.3 to 6V |
V |
|
VSEN |
SENSE引脚工作电压 |
-0.3 to 6V |
V |
|
PD |
功率消耗 |
300 |
mW |
ESD |
ESD能力-人体模式 |
2000 |
V |
|
ESD能力-机械模式 |
200 |
V |
|
TL |
焊接温度 |
20秒 SOT-23-6L |
220 |
℃ |
|
10秒 DIP-8 |
260 |
℃ |
|
TSTG |
储存温度范围 |
-55 to + 150 |
℃ |
推荐工作环境
|
符号 |
参数 |
最小~最大 |
单位 |
|
VDD |
VDD 电源电压 |
11~20 |
V |
|
RI |
RI 引脚电阻值 |
67~140 |
K ohm |
|
TOA |
工作环境温度 |
-20~85 |
℃ |
|
PO |
输出功率 |
0~60 |
W |
|
FPWM |
PWM频率 |
50~100 |
kHz |
电气特性(Ta=25°C （除了另作说明）, VDD = 15V)
|
符号 |
参数 |
环境 |
最小 |
典型 |
最大 |
单位 |
|
电源电压(VDD Pin) |
|
IST |
启动电流 |
|
|
8 |
|
µA |
ISS |
工作电流 |
VFB=0V |
|
3.4 |
|
mA |
|
VFB=3V |
|
1.9 |
|
mA |
|
VFB=Open |
|
1.44 |
|
mA |
|
VDDON |
开启电压 |
|
|
15.3 |
|
V |
|
VDDOFF |
关闭电压 |
|
|
10.2 |
|
V |
|
VDDCLAMP |
VDD引脚钳位电压 |
IVDD=20mA |
|
25.5 |
|
V |
|
电压反馈 (FB Pin) |
|
IFB |
短路电压 |
VFB=0V |
|
2.2 |
|
mA |
|
VFB |
开路电压 |
VFB=Open |
|
4.7 |
|
V |
|
IPFM |
进入PFM，FB电流 |
|
|
1.2 |
|
mA |
|
ICRM |
进入CRM，FB电流 |
|
|
1.5 |
|
mA |
|
VPFM |
进入PFM，FB电压 |
|
|
1.2 |
|
V |
|
电感（SEN Pin） |
|
VTH_L |
峰值限制低端电压 |
|
0.55 |
0.65 |
0.75 |
V |
|
VTH_H |
峰值限制高端电压 |
|
0.75 |
0.85 |
0.95 |
V |
|
TPD |
系统输出延迟 |
|
|
300 |
|
ns |
|
RCS |
SENSE端输入阻抗 |
|
|
50 |
|
K? |
|
振荡器(RI Pin) |
|
FOSC |
PWM工作时频率 |
RI=100Kohm |
62 |
67 |
72 |
KHz |
|
FPFM |
PFM工作最低频率 |
RI=100Kohm |
|
13 |
|
KHZ |
|
DCMAX |
最大占空比 |
RI=100Kohm |
|
77 |
|
% |
|
ΔFTEMP |
频率温度稳定 |
-30-85℃ |
|
5 |
|
% |
|
TBLANK |
前沿消隐时间 |
|
|
300 |
|
nS |
|
门驱动输出(GATE Pin) |
|
VOL |
GATE输出低电平 |
VDD=15V, IO=20mA |
|
|
1 |
V |
|
VOH |
GATE输出高电平 |
VDD=15V, IO=20mA |
8 |
|
|
V |
|
TR |
上升时间 |
CL=1000pF |
|
420 |
|
ns |
|
TF |
下降时间 |
CL=1000pF |
|
120 |
|
ns |
|
VGCLAMP |
输出钳位电压 |
VDD=20V |
|
16.8 |
17.8 |
V |
工作描述 电流模式
电流模式控制比电压模式控制多了一个 电流反馈环。当初级线圈上的电流在采样电阻 RSENSE 上的电压达到电压环的输出误差电压时, 比较器翻转,锁存器复位,功率管截止。这样逐 个检测和调节电流脉冲就可以达到控制输出 电压的目的。电流反馈具有良好的线性调整率 和快速的输入输出动态响应；消除了输出滤波 电感带来的极点,使系统由二阶降为一阶,频 响特性好,稳定幅度大,同时还优化了过载保
护和短路保护。
启动电流和欠压锁定
CR6850D的启动电流很小，因此在不增 加启动时间的基础上，一个更大的启动电阻可 以采用；对于一个宽输入电压(90V~264V)的 AC-DC适配器，一个2 M?，1/8 W 的启动电 阻和一个10uF/25V VDD 电容器可以采用。
CR6850D 的 启 动 / 关 闭 电 压 被 设 定 在 15.3V/10.2V。启动时，VDD电容器必须通过 启动电阻充电高于15.3V，关闭时，VDD电容 上的电压必须低于10.2V。这5.1V的迟滞电压 有效地保证了芯片能够正常启动。 内部偏置电流和工作频率RI引脚和GND引脚之间的电阻决定了内 部偏置电流的大小，而内部振荡器利用该电流 对固定电容充放电产生振荡信号。所以增加电 阻可以减小偏置电流，同时降低开关频率。RI 和PWM开关频率的关系如下：
例如， 一个 100k? 的电阻可以产生一个 50uA 的偏置电流和一个67K的PWM开关频 率；CR6850D的建议工作频率范围是50KHz到 100KHz之间。
绿色节能
对一个小功率反激电源而言，主要的损耗 包括传导损耗、开关损耗和控制芯片的损耗， 而这些损耗都和开关频率有关。所以在轻负载 或则无负载时，通过降低PWM工作频率，可 以有效的减小反激电源的待机功耗。为了实现 符 合 标 准 的 待 机 功 耗 ， CR6850D 采 用 了 PWM，PFM 和CRM相结合的控制方法：在 中等负载或重载时，CR6850D工作在PWM方 式，频率为67kHz(RI外接100K电阻时) ；当 负载逐渐减小时，振荡器的工作频率逐渐降 低，最后稳定在13kHz附近。为了进一步降低 待机功耗，CR6850D引入一种周期复位技术， 当FB端的反馈电流大于1.5mA时，内部逻辑 电路在PWM的下降沿对寄存器复位，在PWM 上升沿通过检测输出电压值对寄存器置位。
同步斜坡补偿
虽然电流模式控制比普通的电压模控制 具有很多优点，但是，当PWM占空比大于50 %, 整个控制环路可能变得不稳定,抗干扰性能变
差。CR6850D在每一个开关周期里引入一个同步的斜坡补偿可以提高系统的稳定性，防止压毛刺产生的次谐波振荡。但是，过大的斜坡补偿会影响电路在高电压时的正常工作，所以CR6850D中：
动态峰值限制
流经功率管的电流在 RSENSE 上产生一个 电压 VSENSE ，当该电压达到内部设定值 VTH， 寄存器复位、 GATE 关断， 所以通过调节 RSENSE 的大小，可以调整电源的最大输出功 率。由于宽电压输入时，受系统延时的影响， 高压时输出的最大功率更大，为了减小该差 异，CR6850D 中设计了一个动态峰值限制电 路，它通过在 0.65V~0.85V 之间动态调节 VTH 的电压以减小高低压输出最大功率的差异。 前沿消隐(LEB)
开关管的每次开启不可避免带来开关毛 刺，它通过 RSENSE 采样后，对内部逻辑电路 带来干扰，引起内部寄存器的误动作。为了消 除开关毛刺的影响，CR6850D 中设计了 300nS 的前沿消隐电路，它可以代替传统的外接 RC 滤波电路，节省外围元件。
过压保护 (OVP)
为了提高芯片的可靠性，保护芯片不会因 过电压而损坏，CR6850D 中集成了 25.5V 的 过压保护电路，当 VDD 电压超过 25.5V 时， 首先关闭输出 GATE，同时内部泄流电路开 启。
输出驱动和软钳位
CR6850D 输出采用图腾柱结构驱动外围 功率 MOS 管；为了减小驱动时的贯通电流， 引入了死区时间，如图：当一个 NMOS 关断 后，另外一个 NMOS 才开启；同时，为了保 护外围的功率管不会发生栅击穿和钳位齐纳 管的电流饱和，在输出上采用了软钳位技术。
|
符号 |
|
|
|
|
|
|
|
|
|
A |
1.050 |
1.250 |
0.041 |
0.049 |
|
A1 |
0.000 |
0.100 |
0.000 |
0.004 |
|
A2 |
1.050 |
1.150 |
0.041 |
0.045 |
|
b |
0.300 |
0.400 |
0.012 |
0.016 |
|
c |
0.100 |
0.200 |
0.004 |
0.008 |
|
D |
2.280 |
3.020 |
0.111 |
0.119 |
|
E |
1.500 |
1.700 |
0.059 |
0.067 |
|
E1 |
2.650 |
2.950 |
0.104 |
0.116 |
|
e |
0.950TYP |
0.037TYP |
|
E1 |
1.800 |
2.000 |
0.071 |
0.079 |
|
L |
0.700REF |
0.028REF |
|
L1 |
0.300 |
0.600 |
0.012 |
0.024 |
|
θ |
0° |
8° |
0° |
8° |
|
符号 |
单位（微米） |
单位（英寸） |
|
|
最小 |
最大 |
最小 |
最大 |
|
A |
3.710 |
4.310 |
0.146 |
0.170 |
|
A1 |
0.510 |
|
0.020 |
|
|
A2 |
3.200 |
3.600 |
0.126 |
0.142 |
|
B |
0.380 |
0.570 |
0.015 |
0.022 |
|
B1 |
1.524(BSC) |
0.060(BSC) |
|
C |
0.204 |
0.360 |
0.008 |
0.014 |
|
D |
9.000 |
9.400 |
0.354 |
0.370 |
|
E |
6.200 |
6.600 |
0.244 |
0.260 |
|
E1 |
7.320 |
7.920 |
0.288 |
0.3120. |
|
e |
2.540(BSC) |
0.100(BSC) |
|
L |
3.000 |
3.600 |
0.018 |
0.142 |
|
E2 |
8.400 |
9.000 |
0.331 |
0.354 |
